IC
반도체 추정원가 계산기 · Chip Cost Estimator
v1.0
🏭
웨이퍼 설정
제품군
웨이퍼 사이즈
공정 노드
가격 매트릭스 (제품군 × 노드 × 사이즈)
적용 웨이퍼 가격 (USD/장) — 직접 수정 가능
$
🔲
Die 파라미터
Die 가로 (mm)
mm
Die 세로 (mm)
mm
Die 면적 (자동)
Wafer Yield (%)
%
Die 원가 (자동계산)
ℹ︎DPW = π×R²/A − π×D/√(2A) → Wafer Yield → Die 원가 = 웨이퍼가격 ÷ 양품 Die 수
📦
어셈블리 & 테스트 (OSAT)
패키지 유형
Pin 수
어셈블리 ($/unit)
$
테스트 ($/unit)
$
OSAT 합계 (자동)
💰
판매가 구조
69/16/15%
69%
제조원가
(Die+OSAT)
16%
R&D+
판관비
15%
영업이익
제조원가 비율
%
R&D+판관비
%
영업이익
%
합계 100% — 판매가 = 제조원가 ÷ 0.69
환율 (USD→KRW)
수량 (K단위)
K
추정 판매가 (ASP)
$0.000
₩0
제조원가 $0.000
R&D + 판관비 $0.000
영업이익 $0.000
원가 구조 (판매가 = 100%)
① 제조원가
69%
69%
② R&D+판관비
16%
16%
③ 영업이익
15%
15%
원가 내역
🔲
Die 원가
DPW + Yield
$0.000
—%
📦
OSAT
$0.000
—%
🏭
제조원가
= 판매가의 69%
$0.000
—%
📊
R&D+판관비
판매가의 16%
$0.000
—%
💹
영업이익
판매가의 15%
$0.000
—%

판매가 (ASP)
$0.000
100%
판매가 (KRW)
₩0
원가 구성 비중
Die 원가0%
OSAT0%
R&D+판관비16%
DPW 수율 분석
웨이퍼 지름 / 면적
Die 크기 (W × H)
이론 DPW (Gross Die)
양품 Die (Yield 적용)
Die 원가
웨이퍼 가격 변동 시뮬레이터
웨이퍼 가격 변동률
0%
−50%−25%0%+25%+50%
현재 웨이퍼가
$0
기준가
변동 후 웨이퍼가
$0
변동 없음
변동 후 판매가
$0.000
웨이퍼 가격
Die 원가
제조원가
판매가 (ASP)
판매가 (KRW)